풀업 저항, 풀다운 저항 (Pull-up Resistor, Pull-down Resistor)

풀업 및 풀다운 저항은 디지털 게이트의 입력을 올바르게 바이어스하여 입력 조건이 없을 때 Floating 상태가 되는걸 방지하는 데 사용됩니다.

 

디지털 논리 게이트는 외부 회로 또는 장치와의 연결에 사용할 수 있지만 입력 또는 출력이 올바르게 작동하고 예상되는 전환 조건을 제공하도록 주의해야 하며, 풀업 저항기가 이를 수행합니다.

현대의 디지털 논리 게이트, IC 및 마이크로 컨트롤러에는 하나 이상의 출력뿐만 아니라 "핀"이라고 불리는 많은 입력이 포함되어 있으며, 디지털 회로가 올바르게 작동하려면 이러한 입력 및 출력이 HIGH 또는 LOW로 올바르게 설정되어야 합니다.

우리는 논리 게이트가 디지털 논리 회로의 가장 기본적인 구성 요소이며 AND 게이트, OR 게이트, NOT 게이트의 세 가지 기본 게이트의 조합을 사용함으로써 상당히 복잡한 조합 회로를 구성할 수 있다는 것을 알고 있습니다. 하지만 디지털 회로인 이 회로는 논리 "0" 상태 또는 논리 "1" 상태라고 불리는 두 가지 논리 상태 중 하나만 가질 수 있습니다.

이러한 논리 상태는 논리 "0"으로 간주되는 한 레벨 미만의 전압과 논리 "1"로 간주되는 다른 레벨 이상의 전압으로 서로 다른 두 전압 레벨로 표시됩니다. 예를 들어, 두 전압 레벨이 0V 및 +5V인 경우 0V는 논리 "0"을 나타내고 +5V는 논리 "1"을 나타냅니다.

 

디지털 로직 게이트 또는 회로에 대한 입력이 로직 "0" 또는 로직 "1" 입력으로 감지될 수 있는 범위 내에 있지 않은 경우, HIGH가 충분히 높지 않거나 LOW가 충분히 낮지 않을 수 있으므로 게이트 또는 회로가 올바른 입력 값을 인식하지 못하기 때문에 디지털 회로가 잘못 트리거될 수 있습니다.

 

예를 들어, 왼쪽의 디지털 회로를 생각해 보십시오. 두 개의 스위치 "a"와 "b"는 일반 논리 게이트에 대한 입력을 나타냅니다. 스위치 "a"가 닫히면(ON) 입력 "A"가 접지, (0v) 또는 논리 레벨 "0"(LOW)에 연결되며, 마찬가지로 스위치 "b"가 닫히면(ON) 입력 "B"도 접지, 논리 레벨 "0"(LOW)에 연결되며, 이것이 올바른 조건입니다.

하지만 스위치 "a"가 열리면(OFF) 입력 "A"에 인가되는 전압의 값은 HIGH 또는 LOW 중 어느 것입니까? 스위치 "a"가 개방 회로이므로 입력 "A"가 접지 측 단락되지 않으므로 +5V(HIGH)가 될 것으로 가정하지만, 그렇지 않을 수 있습니다. 이제 입력이 정의된 HIGH 또는 LOW 상태에서 사실상 연결 해제되므로 0V와 +5V(Vcc) 사이에서 "부동"될 가능성이 있으므로 입력이 HIGH 또는 LOW 상태를 나타내는지 여부에 관계없이 모든 전압 레벨에서 자가 바이어스를 수행할 수 있습니다.

이러한 불확실한 상황은 스위치가 열려 있을 때 논리 "1"(HIGH)이 실제로 필요할 때 논리 "0"(LOW)에서 디지털 입력이 유지되어 논리 게이트가 "Q"에서 출력을 잘못 전환하도록 할 수 있습니다. 또한 일단 이 부동하고 약한 입력 신호는 인접 입력에서 발생하는 간섭이나 노이즈를 조금이라도 쉽게 값을 변경하거나 심지어 진동으로 전환하여 게이트를 실질적으로 사용할 수 없게 만들 수 있습니다. 입력 "B"의 전환과 관련하여 동일한 상황도 마찬가지입니다.

그런 다음 디지털 회로의 우발적인 전환을 방지하기 위해 "부동 입력"이라고 불리는 연결되지 않은 입력을 회로에 적합한 논리 "1" 또는 논리 "0"에 연결해야 합니다. 일반적으로 풀업 저항기 및 풀다운 저항기라고 하는 것을 사용하여 스위치가 열려 있거나 스위치가 연결되어 있지 않은 경우에도 입력 핀에 정의된 기본 상태를 제공함으로써 쉽게 이 작업을 수행할 수 있습니다.

디지털 전자 회로를 구축할 때 일반적으로 단일 IC 패키지 내에 예비 게이트 또는 래치가 남아 있거나 회로 설계에 따라 다중 입력 게이트 입력이 모두 사용되는 것은 아닙니다. 사용되지 않는 이러한 논리 입력은 고정 전압에 연결하거나 고정 전압에 연결할 수 있으며, 풀업이라고 하는 Vcc 전압에 높은 값의 저항을 사용하거나 0V(GND)에 낮은 값의 저항을 사용합니다. 사용하지 않는 입력은 절대로 떠돌아다니지 않아야 합니다.

 

 

풀업 저항기

디지털 논리 게이트 및 회로의 입력이 자가 편향 및 부동하지 않도록 하는 가장 일반적인 방법은 지속적으로 낮은 "0" 입력(OR 및 NOR 게이트)을 위해 사용되지 않는 핀을 접지(0V)에 직접 연결하거나(0V), 지속적으로 높은 "1" 입력(AND 및 NAND 게이트)을 위해 Vcc(+5V)에 직접 연결하는 것입니다. 

 

이번에는 두 개의 입력 A와 B가 해당 스위치 "a"와 "b"가 열릴 때(OFF) "플로팅"되는 것을 막기 위해 두 개의 입력이 +5V 전원에 연결됩니다.

스위치 "a"가 열리고(OFF), 입력이 Vcc(+5V)에 연결되고, 스위치가 닫히면(ON) 입력이 이전과 같이 접지에 연결되고, 입력 "A" 또는 "B"는 스위치의 위치에 관계없이 항상 기본 상태를 갖습니다.

그러나 스위치 중 하나가 닫히면(ON) +5V 전원과 접지 사이에 직접적인 단락이 발생하여 퓨즈가 끊어지거나 회로가 손상되는 과도한 전류 흐름이 발생하기 때문에 이는 좋지 않은 소식입니다. 이 문제를 극복하는 한 가지 방법은 그림과 같이 입력 핀과 +5V 공급 레일 사이에 연결된 풀업 저항을 사용하는 것입니다.

 

풀업 저항기 적용

 

스위치 "A" 또는 "B"가 개방(OFF)될 때 각 입력에 하나씩 이 두 개의 풀업 저항을 사용하여 입력은 풀업 저항을 통해 +5V 전원 레일에 효과적으로 연결됩니다. 그 결과, 로직 게이트의 입력에 입력 전류가 거의 없기 때문에 풀업 저항에 전압이 거의 떨어지지 않으므로 거의 모든 +5V 공급 전압이 입력 핀에 인가되어 HIGH, 로직 "1" 조건이 생성됩니다.

 

스위치 "A" 또는 "B"가 닫히면 입력이 접지(LOW)로 단락되어 입력에서 이전과 같이 로직 "0" 조건이 생성됩니다. 그러나 이번에는 풀업 저항이 닫힌 스위치를 통해 작은 전류(옴 법칙에 따라 결정됨)만 접지로 전달하기 때문에 공급 레일을 단락시키지 않습니다.

 

이러한 방식으로 풀업 저항을 사용하면 입력은 스위치의 위치에 따라 항상 "1" 또는 "0"의 기본 논리 상태(높음 또는 낮음)를 가지므로 "Q"에서 게이트의 적절한 출력 기능을 달성하므로 입력이 부동하거나 자체 바이어스되는 것을 방지하여 필요한 스위칭 조건을 정확하게 제공합니다.

 

Vcc와 입력(또는 출력) 사이의 연결이 풀업 저항을 사용하는 데 선호되는 방법이지만 입력의 올바른 작동을 보장하는 데 필요한 저항 값을 어떻게 계산해야 하는지에 대한 질문이 제기됩니다.

 

풀업 저항 값 계산

모든 디지털 로직 게이트, 회로 및 마이크로 컨트롤러는 작동 전압뿐만 아니라 각 입력 핀의 전류 싱킹 및 소싱 능력에 의해 제한됩니다. 디지털 논리 회로는 일반적으로 두 개의 별개의 전압으로 표시되는 두 개의 이진 상태를 사용하여 작동합니다.H 로직 "1" 및 저전압 V용L 논리 "0"의 경우. 그러나 이 두 가지 전압 상태 각각에는 이 두 이진 상태의 상위 및 하위 전압을 정의하는 전압 범위가 있습니다.

예를 들어, 디지털 로직 게이트의 TTL 74LSXX 시리즈의 경우, 로직 레벨 "1"과 로직 레벨 "0"을 나타내는 전압 범위가 표시됩니다.

여기서 VIH(min) = 2.0V는 로직 "1"(하이) 입력으로 인식되도록 보장되는 최소 입력 전압이고 VIL(최대) = 0.8V는 로직 "0"(로우) 입력으로 인식되도록 보장되는 최대 입력 전압입니다.

즉, 0 ~ 0.8V 사이의 TTL 74LSXX 입력 신호는 "LOW"로 간주되고 2.0 ~ 5.0V 사이의 입력 신호는 "HIGH"로 간주됩니다. 0.8~2.0V 사이의 전압은 로직 "1" 또는 로직 "0"으로 인식되지 않습니다.

논리 게이트가 함께 연결되면 전류가 한 논리 게이트의 출력과 다른 논리 게이트의 입력 사이를 흐릅니다. 기본 TTL 로직 게이트 입력에 필요한 전류량은 입력이 로직 "0"(LOW)인지 로직 "1"(HIGH)인지에 따라 달라집니다. 이는 로직 "0"에 대한 전류 소스 작업과 로직 "1"에 대한 전류 싱킹 작업을 생성하기 때문입니다.

로직 게이트의 입력이 HIGH이면 입력이 기본적으로 접지에 직접 연결된 경로로 작동하므로 TTL 입력으로 전류가 흐릅니다. 이 입력 전류, IIH(최대)는 게이트로 "유입"될 때 값이 양의 값이며, 대부분의 TTL 74LSXX 입력의 값은 20µA입니다.

마찬가지로 로직 게이트의 입력이 LOW이면 입력이 기본적으로 Vcc에 직접 연결된 경로로 작동하므로 TTL 입력에서 전류가 흐릅니다. 이 입력 전류인 IIL(최대)은 게이트 밖으로 흐르기 때문에 값이 음수이며 대부분의 TTL 74LSxx 입력의 값은 -400μA(-0.4mA)입니다.

HIGH 및 LOW 전압과 전류의 값은 TTL 로직군마다 다르며 CMOS 로직군의 경우에도 훨씬 낮습니다. 또한 마이크로컨트롤러, PIC, Arduino, Raspberry Pie 등의 입력 전압 및 전류 요구사항도 다를 것이니 먼저 그들의 데이터 시트를 참조하시기 바랍니다.

위의 정보를 알면 단일 TTL 74LS 시리즈 로직 게이트에 필요한 최대 풀업 저항 값을 다음과 같이 계산할 수 있습니다.

 

단일 게이트 풀업 저항기 값

 

그런 다음 옴의 법칙을 사용하여 단일 TTL 74LS 시리즈 로직 게이트에 대해 3V를 강하시키는 데 필요한 최대 풀업 저항은 150KΩ입니다. 이 계산된 값은 작동하지만, 입력 전류가 최소인 동안 저항기 전체의 전압 강하가 최대이므로 오류가 발생할 여지가 없습니다.

이상적으로는 논리 "1"이 가능한 한 Vcc에 근접하여 게이트가 풀업 저항을 통해 HIGH(논리-1) 입력임을 100% 보장하기를 원합니다. 이 풀업 저항의 저항 값을 줄이면 저항의 공차 또는 공급 전압이 계산된 것처럼 되지 않을 경우 더 큰 오류 마진을 얻을 수 있습니다. 그러나 저항 값이 너무 낮으면 게이트로 들어가는 전류가 증가하여 전력 분산이 증가하므로 이 값이 너무 낮으면 안 됩니다.

따라서 저항 전체에서 전압 강하가 1V(1.0V)에 불과하고 입력 전압이 4V로 두 배가 된다고 가정하면 빠른 계산을 통해 50KΩ의 단일 풀업 저항 값을 얻을 수 있습니다. 저항 값을 더 줄이면 전압 강하는 더 적지만 전류는 증가합니다.

그러면 최대 허용 저항값이 있을 수 있지만 풀업 저항기의 저항값은 일반적으로 허용 가능한 10k ~ 100k 옴 범위의 저항값으로 그다지 중요하지 않다는 것을 알 수 있습니다.

위의 이 간단한 예는 단일 TTL 게이트 바이어스에 필요한 풀업 저항의 최대값을 제공합니다. 그러나 동일한 저항을 사용하여 논리 "1" 값에 여러 입력을 바이어스할 수도 있습니다.

예를 들어 디지털 회로를 구성했으며 사용하지 않는 논리 게이트 입력이 10개 있다고 가정합니다. 단일 표준 TTL 74LS 게이트로서, 입력 전류, IIH(최대)가 20μA(1의 팬인이라고도 함)인 경우, 10개의 TTL 로직 게이트에는 10 x 20μA = 200μA의 총 전류가 필요합니다.

따라서 10개의 미사용 입력을 공급하는 데 필요한 풀업 저항의 최대 저항값은 다음과 같이 계산됩니다.

 

다중 게이트 풀업 저항기 값

 

여기서 Pan-In은 10으로 표시되지만, "n"개의 TTL 입력이 함께 연결되면 저항을 통과하는 전류는 "n"배 I IH(최대)가 됩니다. 이전과 마찬가지로 이 15KΩ 저항은 정확하게 계산된 값일 수 있지만 오류가 발생할 여지가 없으므로 전압 강하를 1V(또는 원하는 값)로 줄이면 저항 값이 5KΩ에 불과합니다.

 

풀업 저항기 예 No1

TTL 74 2개LS00 NAND Gates와 단극 더블 스로우 스위치는 간단한 셋-레스트 안정적 플립플랍을 만드는 데 사용됩니다. 계산:

1). 스위치가 열려 있을 때 로직 HIGH 입력을 나타내는 전압이 4.5V로 유지되고

2)일 경우 최대 풀업 저항 값. 스위치가 닫혔을 때 저항을 통과하는 전류(접점 저항이 0이라고 가정). 

 

주어진 데이터: Vcc = 5V, VIH = 4.5V, and IIH(max) = 20μA

 

1). 풀업 저항기 값, R.MAX

2). 저항 전류, IR

 

세트-리셋 쌍안정 회로

 

풀다운 저항기

풀다운 저항은 이전 풀업 저항과 동일한 방식으로 작동합니다. 단, 이때 논리 게이트 입력이 접지, 논리 레벨 "0"(LOW)에 연결되거나 기계적 스위치 작동으로 인해 HIGH가 될 수 있습니다.

이 풀다운 저항기 구성은 스위치가 일시적으로 닫혀 상태 변화를 일으킬 때 양의 원샷 트리거가 필요한 래치, 카운터 및 플립플롭과 같은 디지털 회로에 특히 유용합니다.

풀업 저항과 동일한 방식으로 작동하는 것처럼 보일 수 있지만, 패시브 풀다운 저항의 저항값은 유사한 CMOS 게이트보다 TTL 로직 게이트에서 더 중요합니다. 이는 TTL 입력이 LOW 상태에서 입력에서 훨씬 더 많은 전류를 발생시키기 때문입니다.

위에서 TTL 74LSxx 시리즈 로직 게이트의 로직 "0"(낮음)을 나타내는 최대 전압 레벨이 0~0.8V(VIL(MAX) = 0.8V) 사이임을 확인했습니다. 또한 LOW일 때 게이트는 400μA의 값(IIL = 400μA)으로 전류를 공급합니다. 따라서 단일 TTL 로직 게이트에 대한 최대 풀다운 저항 값은 다음과 같이 계산됩니다.

 

단일 게이트 풀다운 저항기 값

 

그런 다음 최대 풀다운 저항 값은 2kΩ으로 계산됩니다. 다시 말하지만, 풀업 저항 계산과 마찬가지로 이 2kΩ 저항 값은 전압 강하가 최대이기 때문에 오류의 여지를 남기지 않습니다.

따라서 저항이 너무 크면 풀다운 저항의 전압 강하로 인해 게이트 입력 전압이 정상 LOW 전압 범위를 벗어날 수 있으므로 올바른 스위칭을 보장하려면 입력 전압을 0.5V 이하로 유지하는 것이 좋습니다.

 

풀다운 저항기 적용

 

따라서 저항에서 전압 강하가 0.4V에 불과하다고 가정하면 빠른 계산을 통해 1kΩ의 단일 풀다운 저항 값을 얻을 수 있습니다.

저항 값을 더 줄이면 입력이 접지에 더 연결되는 더 작은 전압 강하가 생성됩니다(낮음). 이 데이터시트 값은 400μA 또는 0.4mA(I일리노이)는 최소 LOW 전류 값이지만 더 높을 수 있습니다.

또한 입력을 함께 연결하면 저항을 통해 더 큰 전류가 발생합니다. 예를 들어, 팬인이 10이면 10 x 400μA = 4.0mA가 되므로 100Ω의 풀다운 저항이 필요하다.

그러나 접지(0V)에 직접 연결하면 필요한 LOW가 생성될 때 풀다운 저항을 사용하는 이유가 무엇인지 생각할 수 있습니다. 풀다운 저항기 없이 접지에 직접 연결하면 대부분의 경우 확실히 작동하지만 게이트 입력이 접지에 영구적으로 연결되기 때문에 저항을 사용하면 입력에서 흐르는 전류가 제한되어 논리 "0" 상태를 유지하면서 전력 손실을 줄일 수 있습니다.

 

오픈 컬렉터 출력

지금까지 풀업 저항 또는 풀다운 저항을 사용하여 로직 게이트의 전압 레벨을 제어할 수 있음을 살펴보았습니다. 그러나 게이트 출력에 풀업 저항을 사용하여 TTL과 같은 다양한 게이트 기술을 CMOS에 연결하거나 더 높은 전류와 전압이 필요한 전송선 구동 애플리케이션에 연결할 수도 있습니다.

 

이를 극복하기 위해 일부 로직 게이트는 게이트 내부 출력 회로의 컬렉터가 열린 상태로 제조되어 로직 게이트가 실제로 출력을 HIGH로 구동하지 않고 외부 풀업 저항의 역할이기 때문에 LOW만 구동합니다. 이에 대한 한 가지 예는 표준 TTL 74LS01, 쿼드 2 입력 NAND 게이트와 달리 오픈 컬렉터 출력이 있는 TTL 74LS00, 쿼드 2 입력 NAND 게이트입니다.

 

CMOS용 오픈 컬렉터(OC) 또는 오픈 드레인 출력은 일반적으로 버퍼/인버터/드라이버 IC(TTL 74LS06, 74LS07)에 사용되어 일반 로직 게이트보다 더 큰 출력 전류 및/또는 전압 성능을 제공합니다.

예를 들어 LED 표시기, 소형 릴레이 또는 DC 모터와 같은 큰 부하를 구동합니다. 어느 쪽이든, 풀업 저항의 원리와 사용은 입력과 거의 동일합니다.

 

오픈 컬렉터 출력이 있는 로직 게이트, 마이크로 컨트롤러 및 기타 디지털 회로는 공급 전압(Vcc)에 대한 내부 경로가 없기 때문에 출력을 HIGH로 끌어올 수 없습니다. 이 조건은 출력이 LOW일 때 접지되거나 HIGH일 때 부동이므로 외부 풀업 저항(Rp)을 풀다운 트랜지스터의 오픈 컬렉터 단자에서 Vcc 전원으로 연결해야 합니다.

 

풀업 저항이 연결된 상태에서 출력은 출력 트랜지스터가 OFF(개방)일 때 출력이 HIGH이고 트랜지스터가 ON(폐쇄)일 때 출력이 LOW라는 점에서 일반 로직 게이트와 동일한 방식으로 작동합니다. 따라서 트랜지스터는 출력을 LOW 레벨로 끌어오기 위해 ON됩니다.

 

풀업 저항의 크기는 연결된 부하와 트랜지스터가 꺼져 있을 때 저항을 통과하는 전압 강하에 따라 달라집니다. 출력이 LOW일 때 트랜지스터는 풀업 저항을 통해 부하 전류를 싱킹할 수 있어야 합니다. 마찬가지로 출력이 높을 때 풀업 저항을 통과하는 전류는 연결된 모든 것에 대해 충분히 높아야 합니다.

 

이전에 입력에서 보았듯이 디지털 로직 게이트의 출력은 두 개의 별개의 전압으로 표시되는 두 개의 이진 상태, 즉 고전압 V를 사용하여 작동합니다H 로직 "1" 및 저전압 V용L 논리 "0"의 경우. 이 두 가지 전압 상태 각각에는 상위 및 하위 전압을 정의하는 전압 범위가 있습니다.

 

VOH (분) 는 로직 "1"(HIGH) 출력으로 인식되도록 보장되는 최소 출력 전압이며 TTL의 경우 2.7V로 제공됩니다. VOL(최대) 는 로직 "0"(LOW) 출력으로 인식되도록 보장되는 최대 출력 전압이며 TTL의 경우 0.5V로 제공됩니다. 즉, TTL 74LSxxx 출력 전압은 0과 0.5V 사이의 "LOW"로 간주되고 2.7과 5.0V 사이의 출력 전압은 "HIGH"로 간주됩니다.

따라서 오픈 컬렉터 로직 게이트를 사용할 때 필요한 풀업 저항 값은 다음 방정식에서 결정할 수 있습니다.

 

오픈 컬렉터 풀업 저항기 값

 

여기서 7401 오픈 소스 NAND의 값은 Vcc = 5V, VOL = 0.5V, IOL(max) = 8mA로 제공됩니다. 저항을 통과하는 전류가 IOL(최대)을 초과해서는 안 되므로 적절한 풀업 저항 Rp를 계산하는 것이 중요합니다.

우리는 앞에서 오픈 컬렉터 로직 게이트가 LED 표시기와 같이 더 높은 전압 및 전류 레벨을 요구하는 부하를 구동하는 데 이상적이라고 말했습니다. TTL 74LS06 Hex 인버터 버퍼/드라이버의 IOL(최대) 정격은 40mA(74LS01의 경우 8mA가 아님)이고 VOH(최대) 정격은 일반적인 5V 대신 30V입니다(단, IC 자체는 5V 전원을 사용해야 함). 그러면 74LS06은 최대 40mA의 전류 부하를 구동할 수 있습니다.

 

풀업 저항기 예2

74LS06 육각 인버터 드라이버는 12V 공급 장치에서 단일 빨간색 LED 표시기를 제어하는 데 필요합니다. LED가 15.1V에서 7mA를 필요로 하는 경우tage 강하 및 VOL HEX 인버터의 완전히 ON이 0.1볼트일 때 LED를 구동하는 데 필요한 전류 제한 저항의 값을 계산합니다.

 

소형 전기 기계 계전기, 램프 또는 DC 모터를 구동하는 데 유사한 방식으로 오픈 컬렉터 드라이버를 사용할 수 있는데, 이러한 장치는 일반적으로 약 5-12mA의 전류에서 10V 또는 20V 이상이 필요하기 때문입니다.

TTL 게이트의 두 개 이상의 오픈 컬렉터 출력은 함께 직접 연결되고 단일 외부 풀업 저항을 통해 연결될 수 있습니다. 그 결과 게이트가 AND 게이트에 연결된 것처럼 조합이 동작하므로 출력이 효과적으로 함께 AND됩니다. 이러한 유형의 구성을 유선 AND 논리라고 합니다.

 

 

패시브 풀업 및 풀다운 저항에 대해 살펴보았는데, 개방 회로를 유지하면 디지털 로직 게이트의 입력이 선택한 로직 레벨에 따라 자체 바이어스 또는 플로팅될 수 있으며 많은 스위칭 오류가 연결되지 않은 부동 입력 핀으로 역추적될 수 있습니다.

풀업 저항은 사용되지 않는 입력 핀(AND 및 NAND 게이트)을 DC 공급 전압(Vcc)에 연결하여 주어진 입력을 HIGH로 유지합니다. 풀다운 저항은 사용하지 않는 입력 핀(OR 및 NOR 게이트)을 접지(0V)에 연결하여 주어진 입력을 LOW로 유지합니다.

 

풀업 저항기의 저항 값은 일반적으로 그다지 중요하지 않지만 입력 핀 전압을 V 이상으로 유지해야 합니다증권 시세 표시기. 10kΩ 풀업 저항의 사용이 일반적이지만 값의 범위는 1k에서 100k 옴까지입니다.

 

풀다운 저항은 낮은 입력 전압 레벨(VIL(최대) 그리고 더 높은 I일리노이 전류. 100Ω 풀다운 저항을 사용하는 것이 가장 일반적이지만 저항 값의 범위는 50에서 최대 1k 옴입니다.

 

오픈 컬렉터(TTL 로직의 경우) 출력 또는 오픈 드레인(CMOS 로직의 경우) 출력이 있는 디지털 로직 게이트는 로직 게이트가 의도한 로직 기능을 수행하도록 출력 핀과 DC 전원 공급 장치 사이의 외부 풀업 저항에 연결해야 합니다.

 

오픈 컬렉터/오픈 드레인 게이트 사용의 장점은 더 높은 전압과 전류를 전환할 수 있는 기능 또는 유선 ANDing 작동을 제공할 수 있다는 것입니다. 74LS06과 같은 일부 개방 컬렉터 게이트는 출력을 외부 풀업 저항기를 통해 최대 30V의 공급 장치에 연결할 수 있기 때문에 더 큰 부하를 구동할 수 있습니다.